一条晶圆的旅程 · 长鑫 DRAM / HBM 产线与设备地图

00 / 摘要

先看两段话

一段写给专业读者，一段写给所有人。后面所有章节都是这两段的展开。

📌 一段话概括

DRAM 的制造本质只有一件事：在硅片上造出几百亿个「一个晶体管 + 一个电容」的小房间。因为电容不能占更大面积、却还要装下足够电荷，工艺只能长成「深沟槽 + 高深宽比填充 + 原子层镀膜 + 反复找平」的样子；又因为长鑫拿不到 EUV，只能用 193nm 浸没式光刻反复套印（多重曝光），把一道图形拆成三四道来做。于是整条线的设备重心落在光刻、刻蚀、薄膜沉积、CMP、清洗、离子注入、量测七类上。HBM 则在普通 DRAM 之后追加一段「垂直工程」：打 TSV 电梯井、把晶圆磨到头发丝一半厚、用微凸块或混合键合把 8–16 层叠起来、再进 2.5D 封装。

🗣️ 大白话概括

你要在一块 12 寸的硅饼上盖一座住着几百亿人的立体城市，每个人都要有一间「存水的小房间」（电容）和一扇「能开关的门」（晶体管）。房间不能占更大地，只能往深挖、往高盖；挖完要在井壁上一层层刷涂料，刷不匀就漏电；刷完把地面磨到绝对平；每盖一层都要重新画图纸曝光——长鑫没有那支最细的笔，只能用粗笔描好几遍，工序多了三成，设备台数也跟着多。HBM 就是把这个城市往上叠 8 到 16 层，不走楼梯，直接在楼板中间打贯通电梯井（TSV）；最怕「一层坏、全栋废」，所以胜负手在「叠之前挑出好楼层」（测试）和「把楼板无缝焊死」（混合键合）。

01 / 线路图

把产线画成一张地铁图

主线是前道九站，从清洗到钝化；走完主线，晶圆要么去封装成普通 DDR5，要么换乘支线去做 HBM。铜色环表示这一站有拓荆科技的设备。

前道主线 M0–M8 HBM 支线 H1–H9 拓荆科技有设备拓荆不参与

小屏可左右滑动查看完整线路；点击下方任一站点卡片可对照阅读。

02 / 三档讲解

同一件事，三种讲法

按你的背景选一档。专业档讲工艺物理与设备分工；理工档讲「为什么必须这么设计」；大众档只讲比喻。

1T1C：一个晶体管 + 一个电容

DRAM 存一位数据靠电容里的电荷。晶体管是门卫，写字时开门灌电荷，读字时开门看剩多少。电容会漏电，必须每几十毫秒刷新一次——这条物理约束压倒了后面所有设计，漏电指标优先于一切。

容量公式决定了工艺形状

电容 C = εA/d。制程每前进一代，单元面积 A 缩小约 30%，容量本来会掉。三招把容量拉回来：① 立体化，用侧壁当极板，深宽比做到 30:1～50:1；② 高 k 叠层（ZrO₂/HfO₂/Al₂O₃，即 ZAZ），把 ε 做大；③ 减薄介质 d，但漏电会暴涨，只能靠界面工程。结论：DRAM 的难度 70% 集中在电容那个几十纳米宽、两微米深的洞里——谁能把洞挖直、把膜刷匀、把底填满，谁就拿到设备订单。

没有 EUV，成本结构会变形

17nm 级关键层已小于 193nm 光源的物理极限。台积电、三星用 EUV 一次成型；长鑫只能 LELE（两次曝光两次刻蚀）或 SAQP（用侧墙把一根线复制成四根）。代价是掩膜从 30 层涨到 40 层以上、工序数增加 30%–50%。这不是单台设备变贵，而是同一片晶圆要过更多台设备——这也是「制裁反而扩大国产设备市场」的机制。

设备分工：七大类

光刻：ASML 独占先进节点，国产上海微电子未覆盖 17nm，是最大短板
刻蚀：Lam / TEL / AMAT；国产中微、北方华创已进入
薄膜沉积：PECVD / ALD / SACVD / HDP-CVD / PVD；国产拓荆、北方华创、微导
CMP：AMAT / Hitachi；国产华海清科近乎独家
清洗：SCREEN / TEL；国产盛美、北方华创
离子注入：AMAT / Axcelis；国产万业（凯世通）、中科信
量测检测：KLA 垄断；国产中科飞测、精测

投资含义：薄膜沉积约占 DRAM 设备投资 18%–22%，而拓荆在这 20% 里只做 CVD 系（不做 PVD、LPCVD、外延）。真实可及市场比「半导体设备国产化」这个叙事小得多。

① DRAM 是「用面积换电荷」的艺术

每代制程单元面积缩 30%，容量本来会掉。解法是把电容从平躺变竖起来，用侧壁当极板，深宽比从 10:1 涨到 40:1 以上。所以 DRAM 线的刻蚀与 ALD 比逻辑线更极端：逻辑在意线宽均匀性，DRAM 在意「40 层楼深的井能不能挖直、井壁能不能刷匀」。

② 填缝是独立的一门学问

20nm 宽、300nm 深的缝，普通 CVD 一定在顶部搭桥、留下空洞。业界有三条路：SACVD（臭氧-TEOS，靠表面迁移率爬进缝底）、HDP-CVD（边沉积边离子轰击削顶）、Flowable（液态前驱体毛细流入再固化）。拓荆是国内唯一三条都做的——这不是产品堆砌，是「不同深宽比必须用不同物理机制」的必然。

③ 没有 EUV 会让工序数翻倍

SAQP 的做法：光刻一根芯轴 → ALD 长侧墙 → 刻蚀掉芯轴，一根变四根。代价是每加一次光刻，就多一轮涂胶 / 曝光 / 显影 / 刻蚀 / 清洗 / 量测，工序从约 400 道涨到 600 道量级。

④ HBM 是三维集成，不是「更快的 DRAM」

HBM 的 DRAM die 与普通 DDR5 同代工艺，性能来自并行：1024 位宽（DDR5 只有 64 位），靠 TSV 垂直打通。TSV 的难点不是打孔，而是孔壁绝缘/阻挡层与铜填充不能有缝——有缝就是电迁移失效。叠层后热膨胀失配会让薄 die 翘曲，所以键合工艺本质上在解「机械应力 + 电连接 + 散热」三重约束。

⑤ 良率是生死线

12 层、单层 90% → 整叠 28%；单层 80% → 7%。所以 HBM 成本里，测试与 KGD 筛选的占比远高于普通 DRAM。

① 芯片厂是「超精密印刷厂 + 装修队」

芯片不是装上去的，是一层层「印」和「刷」出来的：印图案（光刻）、按图案挖（刻蚀）、刷新材料（沉积）、磨平（CMP）、洗干净，循环几百次。

② DRAM 每个单元 = 一个小水桶 + 一个水龙头

桶里有没有水，就是 1 或 0。桶不能变大，只能更深更高——相当于在头发丝的截面上挖 40 层楼深的井，还要在井壁上均匀刷好几层涂料。

③ 为什么「刷涂料」的公司能当龙头

井太深，涂料必须上下一样厚，差几个原子就漏电。普通「喷漆」做不到，只能「一次贴一个原子层、贴几百次」（ALD）。拓荆就是国内做这类「原子级刷墙机」和「填缝机」最强的公司之一。

④ 为什么被卡脖子反而利好国产设备

最细的笔（EUV）买不到，只能用旧笔多描几遍。描一遍就多走一轮工序，同一片晶圆要过更多台设备——不是技术追上了，是工序变多了。

⑤ HBM 是什么

普通内存条像「只有 64 条车道的高速」；HBM 把 8–16 层芯片叠起来，在楼板中间打上千个电梯井直通上下，车道扩到 1024 条，路还更短、更省电。AI 训练要搬海量参数，车道不够就堵死，所以 HBM 是 AI 芯片的标配油箱。

⑥ 叠楼最难的是「一层坏、全栋废」

12 层、每层 90% 合格，整栋只有 28% 合格。所以拼的是「叠之前怎么确认每层都好」（测试）和「楼板怎么无缝焊死」（混合键合）。

⑦ 一句话记住分工

光刻机是画笔（ASML），刻蚀机是凿子（Lam / 中微 / 北方华创），薄膜设备是刷子（AMAT / 拓荆），CMP 是砂纸（AMAT / 华海清科），清洗机是水龙头（SCREEN / 盛美），量测是体检仪（KLA / 中科飞测），键合机是焊接枪（EVG / 拓荆 / 迈为）。拓荆手里只有刷子和焊接枪，但 DRAM 和 HBM 都离不开这两样。

03 / 前道

九个模块，各自的「为什么」

真实产线是循环往复的：清洗、量测、光刻会反复出现几十次。这里按功能串成一条线，方便看清哪一段用什么设备。

M0前处理与清洗

去颗粒（SC1）、去金属离子（SC2）、去氧化层（稀 HF）、去有机残留；单片旋洗 + 兆声波 + IPA 干燥。

为什么：17nm 节点，一粒 20nm 的颗粒就能毁掉一整个存储单元；每步化学反应后必须把残液彻底带走，否则下一步「中毒」。

设备: 单片 / 槽式 / 兆声波清洗机
国际: SCREEN、TEL、Lam
国产: 盛美、北方华创、芯源微、至纯

拓荆 ✗

M1垫氧 + 硬掩膜

热氧化长一层薄 SiO₂（缓冲层），再 LPCVD 长厚 SiN，作为后面挖槽时的「盔甲」。

为什么：氧化层缓解硅与氮化硅的应力；氮化硅抗刻蚀，保证 STI 槽只在指定区域挖下去。

设备: 立式氧化炉、LPCVD 炉管
国际: TEL、Kokusai、AMAT
国产: 北方华创、屹唐、中电科 48 所

拓荆 ✗

M2STI 浅槽隔离

光刻定义有源区 → CCP 刻蚀挖出 200–300nm 深槽 → 衬里氧化 → 用绝缘介质把槽填满 → CMP 磨平。

为什么：每个晶体管必须被绝缘墙隔开，否则相邻单元漏电、数据保持时间崩掉。填充是难点：槽又窄又深，填不好会留空洞，空洞就是未来的漏电通道和缺陷源。

设备: 光刻、CCP 刻蚀、填充 CVD、CMP
国际: ASML、Lam/TEL、AMAT、Hitachi
国产: 中微/北方华创、拓荆（SACVD/HDP-CVD/Flowable）、华海清科

拓荆 ✅ 主场

M3阱注入 + 退火

把硼/磷/砷离子加速打进硅里形成 P 阱 / N 阱；随后 RTP（毫秒级）或激光退火修复晶格、激活杂质。

为什么：注入会打坏晶格必须退火修复，但温度太高、时间太长，杂质会扩散跑位——所以要用「闪一下就好」的毫秒退火。

设备: 离子注入机、RTP、激光退火
国际: AMAT、Axcelis、TEL
国产: 万业（凯世通）、中科信、屹唐、北方华创

拓荆 ✗

M4埋入式字线 BWL

在硅里挖细长深槽 → 长栅氧/高 k 界面层 → ALD 长 TiN 阻挡层 → CVD 填钨作字线 → CMP 磨回平整。

为什么：平面字线要占硅表面面积；把字线埋进硅里，硅表面就能全部让给电容——这是单元面积继续缩小的关键设计（长鑫技术源流来自奇梦达的 BWL 方案）。

设备: 深槽刻蚀、ALD、钨 CVD、CMP
国际: Lam/TEL、TEL/ASM、AMAT
国产: 中微/北方华创、拓荆（ALD TiN）、华海清科

拓荆 ✅

M5位线 BL 与侧墙

沉积多晶硅 / 金属硅化物 / 钨做位线，光刻 + 刻蚀出线条，再用 ALD 长氮化硅侧墙把线包起来。

为什么：位线是读数据的电线，必须电阻低、又与旁边的电容隔绝；侧墙厚度决定寄生电容，直接影响读写速度与噪声。

设备: LPCVD/PVD、光刻、刻蚀、ALD
国际: AMAT、Lam/TEL、ASM
国产: 北方华创、中微、拓荆（ALD/PECVD）

拓荆 ✅

M6电容（灵魂工序）

高深宽比接触孔刻蚀 → CVD/ALD 长 TiN 下电极 → ALD 逐层长 high-k（ZrO₂/Al₂O₃ 叠层） → TiN 上电极 → 隔离与平坦化。

为什么：要在几十纳米占地里塞进足够电荷，只能做成 2 微米高的柱子/圆筒；膜必须共形——井壁上下厚度差控制在几个埃，否则薄处漏电、厚处容量不够。这是全产线对薄膜精度要求最高的地方，ALD 是唯一解。

设备: 高深宽比刻蚀、ALD high-k / TiN
国际: Lam/TEL（刻蚀）、TEL/ASM/Lam（ALD）
国产: 中微/北方华创、拓荆（ALD）、微导纳米

拓荆 ✅ 核心

M7金属互连（约 3 层）

PECVD 长层间介质（TEOS/低 k）→ 光刻+刻蚀出通孔 → CVD 填钨 + CMP → 铝/铜布线 → 重复三次。

为什么：把几百亿单元的信号引到焊盘。DRAM 金属层数比逻辑少，但线宽小、间距密，每层都要绝对平坦，否则上层光刻焦深不够、图形会糊。

设备: PECVD、光刻、刻蚀、PVD、CVD 钨、CMP、电镀
国际: AMAT、Lam、EBARA
国产: 拓荆（PECVD 绝对主力）、北方华创、华海清科、盛美

拓荆 ✅ 基本盘

M8钝化 + 焊盘 + 后道

PECVD 长 SiN 钝化层 → 光刻开焊盘窗 → 晶圆测试 → 冗余单元激光修复 → 背面减薄、划片 → 封装。

为什么：钝化是芯片的防水涂层，缺了几个月就失效；而 DRAM 良率的核心秘密在「修复」——设计时预留 5%–10% 冗余单元，测到坏的用激光切换过去，这就是成品率能做到 90%+ 的原因。

设备: PECVD、ATE、激光修复、减薄划片
国际: AMAT、Advantest、DISCO
国产: 拓荆（PECVD）、长川/华峰、华海清科

拓荆 ✅

04 / 支线

HBM：前道不变，增量在中道和后道

HBM 的 DRAM die 与普通 DDR5 是同一套前道工序，只是面积更大、预留 TSV 区域、良率要求极高。真正的设备增量在「打孔—减薄—叠层—封装—测试」。

H1TSV 深孔

打直径 5–10μm、深 40–60μm 的垂直孔（深宽比约 10:1），用 Bosch 循环工艺。

设备: 深硅刻蚀 DRIE
国际: Lam、AMAT
国产: 北方华创、中微

拓荆 ✗

H2绝缘 / 阻挡 / 种子层

ALD 长 SiO₂ 绝缘、Ta/TaN 阻挡，PVD 长铜种子层。孔壁不能有缝，否则电迁移失效。

设备: ALD、PVD
国际: ASM、AMAT
国产: 拓荆（ALD）、北方华创

拓荆 ✅

H3铜电镀填孔

把铜填满深孔，不能有缝隙或空洞。

设备: 电镀 ECP
国际: Lam、EBARA、ASMPT
国产: 盛美

拓荆 ✗

H4CMP 去铜

磨掉表面多余铜，回到平整面。

设备: CMP
国际: AMAT、Hitachi
国产: 华海清科

拓荆 ✗

H5减薄与 TSV 露头

临时键合到载片，背面磨到 30–40μm（约头发丝一半），再把 TSV 铜柱露出来。

设备: 临时键合、减薄机、CMP/刻蚀
国际: EVG、SUSS、DISCO
国产: 华海清科、拓荆（激光剥离/键合）

拓荆 ✅

H6微凸块

电镀 Cu/Ni/Sn 凸点，再回流成球，作为层间电连接。

设备: 电镀、回流炉
国际: ASMPT、Lam
国产: 盛美

拓荆 ✗

H7堆叠键合（胜负手）

8–16 层叠起来：TC-NCF（热压 + 非导电膜）、MR-MUF（整体回流 + 模塑底填），或 HBM4 之后的混合键合（铜垫原子级直接贴合，无凸点）。

设备: 热压键合机、混合键合机
国际: ASMPT、EVG、AMAT
国产: 拓荆（Dione/Pleione）、迈为、北方华创

拓荆 ✅ 关键

H8模塑与 2.5D 封装

塑封保护、划片，再与 GPU 一起做 2.5D 封装（CoWoS 类，需要硅中介层）。

设备: 模塑、划片、封装线
国际: TSMC、Amkor、ASMPT
国产: 长电、通富、华天

拓荆 ✗

H9测试与老化

已知良好堆叠（KGSD）测试、老化、系统级测试——HBM 成本里测试占比远高于普通 DRAM。

设备: ATE、老化炉
国际: Advantest、Teradyne
国产: 长川、华峰

拓荆 ✗

为什么 HBM 拼的不是「能不能叠」

假设单颗 DRAM die 良率 90%，叠 12 层，整叠良率只有约 28%；如果 die 良率只有 80%，整叠只剩 7%。这就是 HBM 必须做 KGD（Known Good Die）筛选的原因——一片坏 die 会毁掉整叠。

0.9¹² ≈ 28%
0.8¹² ≈ 6.9%
→ 测试与键合，比前道更决定成败

05 / 利润

这条线上，钱在哪一段

2026 年一季度毛利率横截面（安集为 2025 全年）。毛利率高不等于利润增长快，但能说明「谁有定价权」。

华峰测控测试设备

75.3%

长川科技测试设备

56.8%

安集科技抛光液/清洗液（材料）

56.8%

中科飞测量测检测

≈46%

盛美上海清洗 / 电镀

45.6%

芯源微涂胶显影

≈45%

拓荆科技薄膜沉积 + 键合

41.7%

北方华创刻蚀 / 薄膜 / 炉管

≈41%

华海清科CMP

≈40%

中微公司刻蚀

≈39%

📊 高毛利有三个真来源：① 垄断度（KLA 量测约 60%、ASML 光刻 50%+，因为客户没有第二选择）；② 耗材复购（设备是一次性资本开支，抛光液是每片晶圆都要买，所以安集比多数设备厂高）；③ 验证周期与切换成本（一道工艺验证 12–24 个月，换供应商要重新爬良率）。
⚠️ 反向提醒：2025 年国产设备毛利率集体下滑（拓荆从 49.3% 降到 35.0%），原因是价格战、新品类爬坡、单一大客户占比超 50%、直接材料占成本 95%+。

06 / 坐标

拓荆科技站在哪一格

它的位置很窄，但很关键：只做薄膜沉积和键合，恰好是隔离填充、层间介质、电容介质与 HBM 堆叠的核心工序。

✅ 已覆盖且领先

STI 填充：SACVD / HDP-CVD / Flowable 三条路线全覆盖
层间介质与钝化：PECVD（累计 400+ 反应腔出货）
TiN / 介质 ALD（Thermal-ALD 平台）
混合键合、熔融键合、芯片对晶圆（Dione / Pleione）
键合套准量测（Crux）、永久键合后激光剥离（垂直架构 DRAM）

⚠️ 部分覆盖

电容 high-k ALD：部分膜层已导入，与 TEL/ASM 仍有差距
先进逻辑侧墙 ALD
钨填充等金属 CVD：国产整体短板

✗ 明确空白

光刻（ASML / 上海微电子）
刻蚀（Lam / 中微 / 北方华创）
CMP（AMAT / 华海清科）
清洗（SCREEN / 盛美）
离子注入（AMAT / 万业）
电镀、减薄、ATE 测试

投资含义：薄膜沉积约占 DRAM 设备投资 18%–22%，拓荆在这 20% 里只做 CVD 系，不做 PVD / LPCVD / 外延。「长鑫扩产 + HBM」对它确实成立，但弹性比「半导体设备国产化」这个大叙事要小；HBM 段真正的增量是混合键合与激光剥离，而这块是新品、毛利爬坡、且面临迈为（30nm@3σ 对准）与北方华创（收购诺合键维）的正面竞争。

07 / 风险

三件必须先修正的事

如果你的投资逻辑是「长鑫扩产 + 做 HBM → 拓荆受益」，这三点值得先放在前面。

弹性被高估。薄膜沉积只占 DRAM 设备投资约 18–22%，拓荆在这 20% 里又只做 CVD 系。真实可及市场（TAM）比「国产替代」的宏观叙事小得多。

「做 HBM 就多用 PECVD」不成立。HBM 前道与普通 DRAM 同一套工序，不额外多用 PECVD；增量在中道键合、激光剥离、键合量测——这些是拓荆的新品，2025 年整体毛利率被新品爬坡拖到 35.0%。

节奏受光刻机约束。长鑫上海新厂规划 2026H2 装机、2027 投产（媒体口径），但先进浸没式 DUV 的获取许可仍是变量，设备招标时点可能晚于市场预期。